歡迎來到 PCB 阻抗控制互動指南

在現代高速數位電路設計中，印刷電路板(PCB)上的導線不僅僅是連接元件的通道，更扮演著傳輸高頻訊號的傳輸線角色。阻抗控制(Impedance Control)是確保訊號完整性的核心技術，它能有效防止訊號反射、失真與衰減，確保電子系統穩定可靠地運行。

本應用程式旨在將複雜的阻抗控制知識系統化、視覺化。您可以直接滾動頁面，或透過頂部導覽列，自由探索從基礎理論、設計原理、實務策略到生產驗證的各個環節。其中，「影響阻抗的關鍵參數」章節提供了互動式模擬器，讓您能親手操作，直觀感受各物理參數對阻抗值的影響。讓我們一同深入探索 PCB 設計的奧秘。

第一部分：基礎核心概念

1. 阻抗的定義

阻抗 (Impedance)

在交流電路中，對電流所呈現的總電阻，包含電阻(R)、電感(L)和電容(C)的綜合效應。單位為歐姆(Ω)。

特性阻抗 (Characteristic Impedance)

高頻訊號在無限長的傳輸線中傳播時，所感受到的瞬間阻抗。它是一個動態值，取決於傳輸線的物理結構。

差動阻抗 (Differential Impedance)

當一對差動訊號線（一正一負）同時傳輸時，兩條線之間所感受到的總阻抗。通常用於高速差分訊號對，如 USB、HDMI。

共面阻抗 (Coplanar Waveguide Impedance)

指導線兩側有接地銅皮(GND)的傳輸線結構。這種結構能提供更好的屏蔽效果，常用於射頻(RF)電路設計。

2. PCB 傳輸線

PCB 傳輸線由三大要素構成：訊號線、介質層 (Dielectric Layer) 與 參考層 (Reference Plane, 通常是GND或VCC)。當訊號的波長變得與導線長度相當或更短時，導線就必須被視為傳輸線。一個常用的經驗法則是「波長 1/7 法則」：當導線長度超過訊號最高頻率對應波長的 1/7 時，就需進行阻抗控制。

微帶線 (Microstrip)

(常用於外層)

橘色:訊號線, 綠色:介質層, 金色:參考層

帶狀線 (Stripline)

(常用於內層)

被上下兩個金色參考層夾在中間

第二部分：必要性與目標值設定

1. 為何要控制阻抗？

在高頻高速電路中，訊號以電磁波的形式沿著傳輸線傳播。如果傳輸線的特性阻抗與訊號的源頭或目的地的阻抗不匹配，部分訊號能量會被反射回源頭。這種反射會與原始訊號疊加，造成訊號失真，如 Overshoot (過衝) 和 Undershoot (下衝)，嚴重時會導致邏輯判斷錯誤。因此，進行阻抗控制是為了：

  • 確保訊號完整性： 最小化訊號反射，維持波形的穩定。
  • 匹配元件阻抗： 使傳輸線阻抗與晶片、連接器的阻抗一致，達成最大功率傳輸。
  • 避免訊號劣化： 減少訊號衰減、串擾 (Crosstalk) 等高頻噪聲問題。

2. 目標阻抗值的決定因素

目標阻抗值並非隨意設定，主要由以下幾大依據決定：

1

晶片規格要求 (Chip Requirement)

大部分高速晶片的資料手冊(Datasheet)會明確規定其 I/O 腳位的阻抗要求，這是最主要的參考依據。

2

連接器規格 (Connector Spec)

高速連接器（如 SATA, HDMI, PCIe）本身也有標準的阻抗規格，PCB 上的走線需與之匹配。

3

PCB 板厚與疊層限制

在特定板厚與疊層結構下，能實現的阻抗值有其物理極限，需在設計初期納入考量。

4

特殊應用標準

某些技術標準有其特定的阻抗規範，例如早期的 RAMBUS 記憶體要求 28Ω。

第三部分：影響特性阻抗的關鍵物理參數

特性阻抗 (Z0) 主要由傳輸線的幾何結構與材料特性決定。透過下方的互動模擬器，您可以直觀地了解四大關鍵變數如何影響阻抗值。請拖動滑桿，觀察阻抗值的變化。

Z0 與 H 正相關。厚度增加，電容效應減弱，阻抗升高。

Z0 與 W 負相關。線寬增加，電容效應增強，阻抗降低。

Z0 與 εr 負相關。常數越大，儲存電荷能力越強，阻抗越低。

Z0 與 t 負相關 (影響較小)。銅厚增加，導體截面積變大，阻抗略微降低。

訊號品質與阻抗連續性

理想的傳輸線應具有連續且均勻的阻抗。任何導致阻抗不連續的因素，例如線路上鑽孔、線寬突然變化、或參考層出現缺口(Gap)，都會形成一個「斷點」。當高速訊號傳播到這個斷點時，就會發生反射，產生 Overshoot 和 Undershoot 等高頻噪聲，嚴重影響訊號品質。

第四部分：阻抗設計的實務策略與方法

1. 阻抗匹配與終端控管

阻抗匹配可以用水管澆花來比喻：水龍頭是訊號發送端，水管是傳輸線，澆花噴頭是接收端。

阻抗過高

🚱

如同捏住水管，水壓（電壓）會瞬間變大，造成 Overshoot，水流（訊號）無法順利流出。

阻抗匹配

💧

水流順暢，能量完全傳遞到噴頭，水柱穩定。訊號能以最小的反射和失真進行傳輸。

阻抗過低

🌊

如同水管有破洞，水壓不足，水流變弱。訊號能量部分損失，波形可能無法達到有效觸發準位。

為了確保在傳輸線的末端能正確吸收訊號能量，避免訊號到達末端後反射，我們需要採用「終端控管技術 (Termination)」。這通常是在接收端並聯一個電阻到地或電源，使終端的阻抗與傳輸線的特性阻抗相匹配。

2. 疊層結構 (Stack-up) 設計

疊層設計是阻抗控制的基礎。計算阻抗時，必須先確定每一層的材料（Core, Prepreg/P.P.）、介電常數(Dk)與厚度。以10層板為例，計算邏輯通常由外層至內層，因為外層的參數最先確定，並會影響內層的壓合厚度。

壓合結構設計五大重點：

  • 1材料成本考量：盡量使用板廠常備的 Core 和 P.P. 種類與厚度，並優化膠片(P.P.)組合以降低成本。
  • 2以 Thin Core 為關鍵：使用較薄的芯板(Core)作為疊構的基礎，可以為 P.P. 提供更大的厚度調整空間。
  • 3P.P. 數量：每個壓合層(lamination)中，P.P. 數量建議為2-3張，以確保填充均勻性。
  • 4避免高含膠量 P.P.：高樹脂含量(High RC%)的 P.P. 壓合後厚度變化大，不易控制，應盡量避免。
  • 5薄介質層策略：若需要較低的阻抗值，可採用較薄的膠片並搭配縮減線寬的策略來達成。

第五部分：模擬、測試與設計驗證

1. 模擬軟體模組 (以POLAR為例)

阻抗模擬軟體是設計階段不可或缺的工具。它根據輸入的疊層參數（H, W, εr, t）來計算預期的阻抗值。不同的傳輸線結構對應不同的計算模型，例如：

  • 單線/雙線/三線模型： 分別對應單端訊號、差動訊號對，以及考慮鄰近線路串擾的情況。
  • 外層/內層模型： 對應 Microstrip 和 Stripline 結構。
  • 對稱/非對稱模型： 處理 Stripline 結構中，訊號線是否位於兩個參考層正中央的情況。

2. 阻抗測試條 (Coupon) 設計規範

Coupon 是在生產板邊額外製作，用來模擬板內實際阻抗線路的一段測試線路。它是驗證生產製程是否符合設計要求的關鍵。

  • 位置與方向： Coupon 應放置在板邊，其走線方向最好與板內多數阻抗線的方向一致。
  • 線長與佈局： 測試線長度通常要求大於 6 英吋，且應為一直線，避免轉折，以利 TDR 儀器量測。
  • 代表性： Coupon 的疊構、線寬、銅厚必須與板內它所代表的阻抗線完全相同。

3. 常見設計錯誤範例 (Review Item)

在設計阻抗線路及 Coupon 時，需避免以下常見錯誤，因為它們會嚴重影響阻抗的連續性和準確性：

✕

線路上鑽孔 (Via/Hole on trace)

通孔會切斷訊號路徑，造成阻抗急遽升高，是嚴重錯誤。

✕

不當的 Dummy Pad

在 Coupon 的量測點附近添加不必要的 Pad 會引入額外電容，導致量測值偏低。

✕

不完整的參考層 (Anti-Pad)

阻抗線下方的參考層必須完整。若有開孔(Anti-Pad)，會破壞訊號返回路徑，導致阻抗不連續。

✕

上下層線路重疊

相鄰訊號層的阻抗線若平行重疊，會產生串擾，影響彼此的阻抗特性。

第六部分：阻抗測試方法

時域反射儀 (Time Domain Reflectometry, TDR)

TDR 是量測特性阻抗最常用的工具。其原理如下：

  1. TDR 儀器會發射一個已知上升時間的階躍脈衝 (Step Pulse) 進入待測的傳輸線 (Coupon)。
  2. 當這個脈衝沿著傳輸線傳播時，如果遇到任何阻抗不連續點，就會產生一個反射波。
  3. 儀器會量測並分析這個反射波的電壓振幅。透過比較反射電壓與原始電壓的大小，就可以計算出該點的阻抗值。
  4. 同時，透過量測訊號從發射到接收反射波所需的時間，可以精確地定位出阻抗不連續點在傳輸線上的物理位置。

簡單來說，TDR 就像是電子世界裡的「聲納」。它透過發射訊號並分析其「回聲」，來描繪出整條傳輸線的阻抗分佈圖，讓我們能清楚地看到阻抗是否在設計的公差範圍內。